Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/002680

International filing date: 15 February 2005 (15.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-045480

Filing date: 20 February 2004 (20.02.2004)

Date of receipt at the International Bureau: 31 March 2005 (31.03.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2004年 2月20日

出 願 番 号 Application Number:

特願2004-045480

[ST. 10/C]:

[JP2004-045480]

出 願 人
Applicant(s):

株式会社半導体エネルギー研究所

特

2005年 3月18日

特許庁長官 Commissioner, Japan Patent Office 1) 11]



ページ: 1/E

【書類名】 特許願 【整理番号】 P007734

【提出日】平成16年 2月20日【あて先】特許庁長官 殿【発明者】

【住所又は居所】 神奈川県

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究

所内

【氏名】 小山 潤

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1



【書類名】特許請求の範囲

【請求項1】

絶縁基板上に第一の露光手段を用いて、変調回路と、復調回路と、論理回路とを有する複数の半導体装置を形成する工程と、

同一基板上に第二の露光手段を用いて、それぞれが異なる複数のメモリ回路を形成する工程を有することを特徴とした半導体装置の製造方法。

【請求項2】

絶縁基板上にフォトレジストを塗布する工程と、

前記フォトレジストに第一の露光手段を用いて露光をおこない、変調回路と、復調回路と、論理回路を有する複数の半導体装置のパターン形成をおこなう第一の露光工程と、

前記フォトレジストに第二の露光手段を用いて露光をおこない、それぞれが異なる複数のメモリ回路のパターン形成をおこなう第二の露光工程と、

前記第一、第二の露光工程によって露光された前記フォトレジストを現像し、エッチングをおこなう工程を有することを特徴とした半導体装置の製造方法。

【請求項3】

請求項1又は請求項2において、メモリ回路はマスクROMであることを特徴とした半導体装置の製造方法。

【請求項4】

請求項1乃至請求項3に記載のいずれか一項において、前記複数のメモリ回路の差異は記憶されるデータの差異であることを特徴とした半導体装置の製造方法。

【請求項5】

請求項1乃至請求項4に記載のいずれか一項において、前記第二の露光手段はプログラムによって、露光内容を変えられることを特徴とした半導体装置の製造方法。

【請求項6】

請求項1乃至請求項5に記載のいずれか一項において、前記第一の露光手段はミラープロジェクション露光装置を用いた露光手段であることを特徴とする半導体装置の製造方法。

【請求項7】

請求項1乃至請求項5に記載のいずれか一項において、前記第一の露光手段はステップ・アンド・リピート露光装置を用いた露光手段であることを特徴とした半導体装置の製造方法。

【請求項8】

請求項1乃至請求項5に記載のいずれか一項において、前記第一の露光手段はステップ・アンド・スキャン露光装置を用いた露光手段であることを特徴とした半導体装置の製造方法。

【請求項9】

請求項1乃至請求項8に記載のいずれか一項において、前記第二の露光手段は電子ビーム 露光装置を用いた露光手段であることを特徴とした半導体装置の製造方法。

【請求項10】

請求項1乃至請求項9に記載のいずれか一項において、前記第二の露光手段で露光をおこなう部位はコンタクトホールであることを特徴とする半導体装置の製造方法。

【請求項11】

請求項1乃至請求項10に記載のいずれか一項において、前記絶縁基板はガラスであることを特徴とする半導体装置の製造方法。

【請求項12】

請求項1乃至請求項11に記載のいずれか一項において、前記絶縁基板はプラスチックであることを特徴とする半導体装置の製造方法。

【請求項13】

請求項1乃至請求項11に記載のいずれか一項において、前記絶縁基板はフィルム状の絶 縁体であることを特徴とする半導体装置の製造方法。

【請求項14】



請求項1乃至請求項13のいずれか一項に記載された半導体装置の製造方法で製造された 半導体装置を有するICカード、ICタグ、RFID、トランスポンダ、紙幣、有価証券 、パスポート、電子機器、バッグ、衣類。



【発明の名称】半導体装置の製造方法、ICカード、ICタグ、RFID、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類

【技術分野】

[0001]

本発明は、無線通信など非接触手段により、メモリ回路に必要な情報を記憶させ、或いは情報を読み取ることのできるICチップ(以下「IDチップ」ともいう。)として用いる半導体装置の製造方法に関する。特に、ガラス、プラスチックなどの絶縁基板上に形成されたIDチップとして用いる半導体装置の製造方法に関する。

【背景技術】

[0002]

コンピュータ技術の発展や、画像認識技術の向上によって、バーコードなどの媒体を用いた情報認識が広く普及し、商品データの認識などに用いられている。今後はさらに多量の情報認識が実施されると予想される。その一方、バーコードによる情報読み取りなどではバーコードリーダーがバーコードとの接触を必要とする、またバーコードに記録される情報量があまり多くできないという欠点があり、非接触の情報認識および媒体の記憶容量増大が望まれている。

[0003]

このような要望から、近年ICを用いたIDチップが開発されている。IDチップとはICチップ内のメモリ回路に必要な情報を記憶し、非接触手段、一般的には無線手段を用いて内部の情報を読み取るものである。このようなIDチップの実用化によって、商品流通などの簡素化、低コスト化、高いセキュリティの確保が可能になるものと期待されている。

[0004]

IDチップを用いた個体認証システムの概要について図4を用いて説明する。図4はバッグの個体情報を非接触で得ることを目的とした固体認証システムの概要を示す図である。特定の固体情報を記憶したIDチップ401はバッグ404に貼り付けられている、もしくは埋め込まれている。このIDチップに対して質問器(リードライタともいう)403のアンテナユニット402より電磁波が発信される。その電磁波を受けるとIDチップ401はそのIDチップが持っている個体情報をアンテナユニット402に対して送り返す。アンテナユニット402は送り返された個体情報を質問器に送り、質問器は個体情報の判別をおこなう。このようにして、バッグ404の情報を質問器は得ることが可能になる。また、このシステムを用いることによって物流管理、集計、偽造品の除去などが可能になる。

[0005]

このようなIDチップの技術としては例えば図2に示すようなものがある。IDチップに用いる半導体装置200はアンテナ回路201、整流回路202、安定電源回路203、アンプ208、復調回路213、論理回路209、メモリコントロール回路212、メモリ回路211、論理回路207、アンプ206、変調回路205によって構成される。また、アンテナ回路201はアンテナコイル301、同調容量302によって構成される(図3(A))。また、整流回路202はダイオード303、304、平滑容量305によって構成される(図3(B))。

[0006]

このような I D チップの動作を以下に説明する。アンテナ回路 2 0 1 で受信した交流信号はダイオード 3 0 3 、 3 0 4 によって半波整流され、平滑容量 3 0 5 によって平滑される。この平滑された電圧は多数のリップルを含んでいるため、安定電源回路 2 0 3 で安定化され、安定化された後の電圧を復調回路 2 1 3、アンプ 2 0 6、論理回路 2 0 7、アンプ 2 0 8、論理回路 2 0 9、メモリ回路 2 1 1、メモリコントロール回路 2 1 2 に供給する。一方、アンテナ回路 2 0 1 で受信された信号はアンプ 2 0 8 を介して、クロック信号として、論理回路 2 0 9 に入力される。また、アンテナから入力された信号は復調回路 2



[0007]

論理回路 209 において、入力されたデータはデコードされる。質問器がデータを変形ミラー符号、NRZーL符号などでエンコードして送信するため、それを論理回路 209 はデコードする。デコードされたデータは、メモリコントロール回路 212 に送られ、それに従いメモリ回路 211 に記憶された記憶データが読み出される。メモリ回路 211 は電源が切れても保持できる不揮発性メモリ回路である必要があり、マスクROMなどが使用される。記憶される内容は、例えば 16 バイトのデータ(図 12 (A)参照)であり、10 チップの系列を示すファミリーコード4 バイト、アプリケーションコード4 バイト、使用者が設定するユーザーコード4 バイトが 2 種類となっている。

[0008]

送受信される信号は、125kHz、13.56MHz、915MHz、2.45GHz などがあり、それぞれ ISO 規格などが設定される。また、送受信の際の変調・復調方式も規格化されている。このような ID チップの例として例えば特許文献 1 などがある。

【特許文献1】特開2001-250393号公報

【発明の開示】

【発明が解決しようとする課題】

[0009]

以上に述べた、従来のIDチップ用半導体装置は、以下のような課題があった。メモリ 回路にマスクROMを用いた場合、チップ製造時以外ではデータ書き込みおこなうことが できない。従って、チップ製造時にデータの書き込みを行うことが必要であり、それらの チップに書き込まれるデータは個々のチップによってそれぞれ異なっている。そのためこのようなチップを製造する際には電子ビーム露光を用いて、個々のチップのパターンを作成していた。電子ビーム露光は、露光の自由度が大きい反面、スループットが良くないという欠点があった。

[0010]

一般に同一のチップを大量に製造するためには以下のような方法がとられていた。図5にミラープロジェクション露光装置の概要を示す。ミラープロジェクション露光装置は凹面鏡501、凸面鏡502、レチクル503、基板504、スリット505、光源506によって構成される。光源506を出た光はスリット505で通過領域の制限を受ける。スリット505を通過した光はレチクル503を通過し、凹面鏡501、凸面鏡502で反射されたのち、基板504に照射される。レチクル503および基板504を移動させることによって、レチクル503上のパターンが基板504に露光される。レチクル503は図5において右から左へ、基板504は図5において左から右へ移動する。レチクル503上に同一のチップを多数描いておくことによって、同じパターンが基板504上に転写される。

[0011]

図6にステップ・アンド・スキャン露光装置の概要を示す。ステップ・アンド・スキャン露光装置はステージ601、基板602、光学系603、レチクル604、光学系605、スリット606、光学系607、光源608によって構成される。光源608を出た光は光学系607を介してスリット606に照射され、スリット606で通過制限を受ける。その後光は光学系605を介してレチクル604に照射される。レチクル604を通過した光は光学系603を介して基板602に照射される。基板602はステージ601とともにレチクル604と同一方向(図6においては左から右方向)へ移動する。これによって、レチクル604のパターンが基板602へ転写される。ステップ・アンド・スキャン方式の露光は大面積且つ高精細の露光が可能である。

[0012]

以上のミラープロジェクション露光、およびステップ・アンド・スキャン露光、また、 説明をおこなっていないがステップ・アンド・リピート露光(ステッパ露光)などは同一 のパターンを製造するのには有利であるが、前述したように、チップ1個1個の内容を変



えて製造することは困難である。

[0013]

またメモリ回路にEEPROMを用いた場合、ユーザーが自由に内容を書き換えられ、 製造後にデータを書き込むことができる反面、本来のユーザー以外の人が、認証用として 書き換えられるべきでない情報を書き換えることが可能になり、偽造をおこなうことも可 能である。従って、そのような偽造が不可能なIDチップが求められている。

[0014]

そこで本発明は、IDチップに用いる半導体装置において、スループットが良く、偽造が困難な半導体装置の製造方法を提供することを課題とする。

【課題を解決するための手段】

[0015]

本発明は、絶縁基板上に第一の露光手段を用いて、変調回路と、復調回路と、論理回路と有する半導体装置を形成する工程と、同一基板上に第二の露光手段を用いて、それぞれが異なる複数のメモリ回路を形成する工程を有することを特徴としている。

[0016]

本発明は、絶縁基板上にフォトレジストを塗布する工程と、前記フォトレジストに第一の露光手段を用いて露光をおこない、変調回路と、復調回路と、論理回路とを有する複数の半導体装置のパターン形成をおこなう第一の露光工程と、前記フォトレジストに第二の露光手段を用いて露光をおこない、それぞれが異なる複数のメモリ回路のパターン形成をおこなう第二の露光工程と、前記第一、第二の露光工程によって露光された前記フォトレジストを現像し、エッチングをおこなう工程を有することを特徴としている。

[0017]

本発明は、上記において、メモリ回路はマスクROMであることを特徴としている。

[0018]

本発明は、上記において、前記複数のメモリ回路の差異は記憶されるデータの差異であることを特徴としている。

$[0\ 0\ 1\ 9\]$

本発明は、上記において、前記第二の露光手段はプログラムによって、露光内容を変えられることを特徴としている。

[0020]

本発明は、上記において、前記第一の露光手段はミラープロジェクション露光装置を用いた露光手段であることを特徴としている。

[0021]

本発明は、上記において、前記第一の露光手段はステップ・アンド・リピート露光装置 を用いた露光手段であることを特徴としている。

[0022]

本発明は、上記において、前記第一の露光手段はステップ・アンド・スキャン露光装置 を用いた露光手段であることを特徴としている。

[0023]

本発明は、上記において、前記第二の露光手段は電子ビーム露光装置を用いた露光手段であることを特徴としている。

[0024]

本発明は、上記において、前記第二の露光手段で露光をおこなう部位はコンタクトホールであることを特徴としている。

[0025]

本発明は、上記において、絶縁基板はガラス、プラスチック、フィルム状の絶縁体から 選ばれた一つであることを特徴としている。

[0026]

本発明において、IDチップとは個体認識に用いる半導体チップのことであり、ICタグ、無線タグ、RFID、ICカード、トランスポンダ、紙幣、有価証券、パスポート、



電子機器、バッグ、衣類などに使用されるものとする。

【発明の効果】

[0027]

以上に述べたように、本発明をIDチップ用半導体装置の製造工程に用いることによって、スループットの高い半導体装置の製造方法を提供することが可能である。また、本発明によって、偽造が困難なIDチップを製造することが可能になる。

【発明を実施するための最良の形態】

[0028]

以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

[0029]

絶縁基板上に不揮発性メモリ回路、変調回路、復調回路、論理回路などに用いるTFTを作製する方法について図13を用いて説明する。なお、本実施例では半導体素子として n チャネル型薄膜トランジスタ(以下TFTと記す)、 p チャネル型TFTを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではない。

[0030]

まず、ガラス基板である絶縁基板 3 0 0 0 上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜 3 0 0 1、3 0 0 2を形成する。例えば、下地膜 3 0 0 1 として酸化窒化シリコン膜を 1 0~ 2 0 0 n m、下地膜 3 0 0 2 として酸化窒化水素化シリコン膜を 5 0~ 2 0 0 n mの厚さに順に積層形成する。

[0031]

島状半導体層 $3003\sim3005$ は、非晶質構造を有する半導体膜を公知のレーザー結晶化法や熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層 $3003\sim3005$ の厚さは $25\sim80$ n mの厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコン・ゲルマニウム(SiGe)合金などで形成すると良い。

[0032]

次いで、島状半導体層 $3003\sim3005$ を覆うゲート絶縁膜 3006 を形成する。ゲート絶縁膜 3006 はプラズマ CVD 法またはスパッタ法を用い、厚さを $10\sim80$ nm としてシリコンを含む絶縁膜で形成する。

[0033]

そして、ゲート絶縁膜3006上に第1の導電層3007~3009を形成する。続いて第2の導電層3011~3013を形成し、積層された第1の導電層3007/第2の導電層3011 (通常のTFT) を一括でエッチングを行い、TFTのゲート電極を形成する。


[0034]

本実施例では、第1の導電層 3007~3009をTaNで50~100nmの厚さに形成し、第2の導電層 3011~3013をWで100~300nmの厚さに形成したが、導電層の材料は特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu などから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。

[0035]

次に論理回路部で用いるpチャネル型TFTにp型を付与するドーピングを行い、第1の不純物領域3016、3017を形成する。続いて記憶素子、論理回路部で用いるnチ





[0036]

次に、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この 工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法 、またはラピッドサーマルアニール法(RTA法)を適用することができる。さらに、3 ~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、 島状半導体層を水素化する工程を行う。水素化の他の手段として、プラズマ水素化(プラ ズマにより励起された水素を用いる)を行っても良い。

[0037]

次いで、第1の層間絶縁膜3024を酸化窒化シリコン膜で形成する。第1の層間絶縁 膜3024の膜厚は、ゲート絶縁膜と同程度の10~80nmとする。続いてアクリルな どの有機絶縁物材料から成る第2の層間絶縁膜3025を形成する。また、第2の層間絶 縁膜3025として有機絶縁物材料の代わりに無機材料を用いることもできる。無機材料 としては無機 SiO_2 やプラズマCVD法で作製した SiO_2 ($PCVD-SiO_2$)、SOG(Spin on Glass;塗布珪素酸化膜)等が用いられる。

[0038]

以上において、各パターニング工程は第一の露光手段(たとえばミラープロジェクショ ン露光、ステップ・アンド・リピート露光(ステッパー露光)、ステップ・アンド・スキ ャン露光など)によって、露光をおこない、レジストを感光させ、パターンを形成し、そ のレジストをマスクとしてエッチングをおこなっている。

[0039]

本発明において、前述した層間膜にコンタクトホールを開口する場合には、上記と異な る方法を用いる。図1(A)に示すように、まずレジストを塗布し、ベークをおこなう。 つぎに不揮発性メモリ回路のデータに関する場所以外の場所を前述した第一の露光手段、 すなわちミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・ア ンド・スキャン露光などでコンタクトホール部を露光する(図1(B))。このような露 光手段は、同じパターンをいくつも露光する際には非常に有効な露光が可能である。図1 3においてコンタクト3031、3032はこのような方法で露光する。

[0040]

次に、第二の露光手段(電子ビーム露光など)において、不揮発性メモリ回路のデータ 部分のコンタクトホール部、またはデータ部分のコンタクトホール部およびチップの一部 のコンタクトホール部を露光する(図1 (C))。図13において、コンタクト3033 はこのような手段で露光する。電子ビーム露光などの露光手段はプログラムによって、露 光内容が変更することが可能であるため、同一基板内に異なる記憶データを有するメモリ 回路、チップなどを製造することが可能になる。また、電子ビーム露光など第二の露光手 段によって露光する場所は不揮発性メモリ回路のデータ部、またはデータ部およびチップ の一部であるため、全体に占める割合は小さくスループットの低下は十分小さく抑えられ る。

$[0\ 0\ 4\ 1\]$

次に現像等の処理(図1(D))をおこなったあと、層間膜のエッチングをおこない、 コンタクトホールを形成する(図1(E))。

[0042]

そして、メモリ部において島状半導体層のソース領域、ドレイン領域とコンタクトをと る電極3026、3027を形成する。また、論理回路部においても同様に、電極302 8~3030を形成する。



以上の説明において、コンタクトホール形成工程において、従来のミラープロジェクション露光、ステップ・アンド・リピート露光、またはステップ・アンド・スキャン露光と電子ビーム露光を組み合わせることで、スループットが高く、且つ、同一基板上に異なるデータを有するチップの製造方法を述べたが、上記方法はコンタクトホール形成工程に限らず、ソース・ドレイン電極形成工程やドーピング工程などその他の工程で用いても良い

[0044]

以上のようにして、不揮発性メモリ素子と、LDD構造のnチャネル型TFTおよびシングルドレイン構造のpチャネル型TFTを有する論理回路部と、を同一の基板上に形成することができる(図13参照)。

[0045]

また、図9に示すように、一度共通部分を形成し、その後で不揮発性メモリのデータ部分を形成しても良い。これは、レジストを塗布し、ベークをおこなう(図9(A))。次に第一の露光手段(ミラープロジェクション露光など)で露光をおこなう。(図9(B))。現像、ベークをおこなう。(図9(C))。エッチングを行い共通部分のパターンを形成する(図9(D))。再度、レジストを塗布し、ベークをおこなう(図9(E))。第二の露光手段(電子ビーム露光など)にて、不揮発性メモリのデータ部を露光する(図9(F))。現像、ベークをおこなう(図9(G))。エッチングをおこない不揮発性メモリのデータ部分を形成する(図9(H))。このようにして、個々のチップごとに異なるデータの記憶が可能であり、且つ、スループットを落とさずに半導体装置の製造が可能になる。

[0046]

本実施形態では、メモリ部および論理回路部を形成し、フレキシブル基板へ転写するまでの作製方法について図14、図15を用いて説明する。なお、本実施形態では半導体素子として、不揮発性メモリ素子、nチャネル型TFT、およびpチャネル型TFTを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではない。

[0047]

絶縁基板3000上に剥離層4000を形成する。剥離層4000は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン(セミアモルファスシリコンを含む)等、シリコンを主成分とする層を用いることができる。剥離層4000は、スパッタ法、プラズマCVD法等を用いて形成することができる。本実施例では、膜厚500nm程度の非晶質シリコンをスパッタ法で形成し、剥離層4000として用いる。続いて上記に示した作業工程に従い、図13に示すようなメモリ部、論理回路部を形成する。

[0048]

次に、第2の層間絶縁膜3025上に第3の層間絶縁膜4001を形成し、パッド4002~4005を形成する。パッド4002~4005は、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Alなどの金属、金属化合物を1つまたは複数有する導電材料を用いることができる。

[0049]

そしてパッド4002~4005を覆うように、第3の層間絶縁膜4001上に保護層4006を形成する。保護層4006は、後に剥離層4000をエッチングにより除去する際に、パッド4002~4005を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層4006を形成することができる(図14(A))。

[0050]

次に、剥離層 4 0 0 0 を分離するための溝 4 0 0 7 を形成する(図 1 4 (B) 参照)。 溝 4 0 0 7 は、剥離層 4 0 0 0 が露出する程度であれば良い。溝 4 0 0 7 の形成は、エッ



チング、ダイシング、スクライビングなどを用いることができる。

[0051]

次に、剥離層 4000をエッチングにより除去する(図 15 (A)参照)。本実施例では、エッチングガスとしてハロゲン化フッ素を用い、該ガスを溝 4007 から導入する。本実施例では、例えば $C1F_3$ (三フッ化塩素)を用い、温度:350 C、流量:300 s c c m、気圧:6Torr、時間:3h の条件で行う。また、 $C1F_3$ ガスに窒素を混ぜたガスを用いても良い。 $C1F_3$ 等のハロゲン化フッ素を用いることで、剥離層 400 0 が選択的にエッチングされ、絶縁基板 3000 を剥離することができる。なおハロゲン化フッ素は、気体であっても液体であってもどちらでも良い。

[0052]

次に、剥離されたメモリ部および論理回路部を、接着剤4008を用いて支持体4009に貼り合わせる(図15(B)参照)。接着剤4008は、支持体4009と下地膜3001とを貼り合わせることができる材料を用いる。接着剤4008は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

[0053]

支持体4009として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または支持体4009として、フレキシブル無機材料を用いていても良い。支持体4009は集積回路において発生した熱を拡散させるために、2~30W/mK程度の高い熱伝導率を有するのが望ましい。

[0054]

なおメモリ部および論理回路部の集積回路を絶縁基板3000から剥離する方法は、本 実施例で示したように珪素膜のエッチングを用いる方法に限定されず、他の様々な方法を 用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該 金属酸化膜を結晶化により脆弱化して集積回路を剥離することができる。また例えば、剥 離層をレーザー光の照射により破壊し、集積回路を基板から剥離することもできる。また 例えば、集積回路が形成された基板を機械的に削除または溶液やガスによるエッチングで 除去することで、集積回路を基板から剥離することもできる。

[0055]

また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたIDチップの支持体が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とTFTのキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、支持体が曲がっても、それによってTFTの特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、1~30%とすることで、支持体が曲がっても、それによってTFTの特性に影響が出るのをより抑えることができる。本実施例は、上記の実施の形態や他の実施例と組み合わせて用いることが可能である。

【実施例1】

[0056]

マスクROMを用いた不揮発性メモリ回路の実施例を図7に示す。図7に示すのはTF Tのドレイン端子のコンタクトホールを開口するかどうかで、記憶状態を表すものである

[0057]

以下、マスクROMを用いた不揮発性メモリ回路の動作について、図7を用いて説明をおこなう。図7の不揮発性メモリ回路は説明簡略化のため、4ビットのメモリ回路としているが、4ビットに限定されるものではない。図7に示す不揮発性メモリ回路は列デコーダー701、行デコーダー702、アンプ715、nチャネル型TFT703~706、ビット線709、710、ワード線707、708、電源線713、列スイッチ711、712、出力配線717、負荷抵抗714、出力端子716、電源1、電源2によって構成されている。負荷抵抗714の代わりに定電流源を用いても良い。



[0058]

電源 1 はハイ電位を設定する電位であり、電源 2 はロウ電位を設定する電位である。ただしTFT703~706を p チャネル型TFTとする場合においては、電源 1 はハイ電位を設定し、電源 2 はロウ電位を設定する。以下の説明ではTFT703~706はN型とし、電源 1 は+ 3 V、電源 2 は 0 V とするが適宜変えてもよい。また、TFT703~706によって、メモリセル718~721は構成される。

[0059]

以下、読み出しをおこなう場合について説明をおこなう。

メモリセル 7 1 8 のデータを読み出す場合は、行デコーダ 7 0 2 を動作させ、ワード線 7 0 7 を アクティブとする、それによって T F T 7 0 3、 7 0 4 はオンとなる。次に、列 デコーダ 7 0 1 を動作させ、列スイッチ 7 1 1 を オンさせる、それによって ビット線 7 0 9、出力配線 7 1 7、負荷抵抗 7 1 4、アンプ 7 1 5 が接続される。 T F T 7 0 3 が オンしているので、電流は電源 1、負荷抵抗 7 1 4、配線 7 1 7、列スイッチ 7 1 1、データ線 7 0 9、 T F T 7 0 3、電源線 7 1 3 を介して電源 2 へ流れる。これによってメモリセル 7 1 8 の出力は 口 ウになる。

[0060]

メモリセル 7 1 9 の データを読み出す場合は、行デコーダ 7 0 2 を動作させ、ワード線 7 0 7 を アクティブとする、それによって T F T 7 0 3、 7 0 4 はオンとなる。次に、列 デコーダ 7 0 1 を動作させ、列スイッチ 7 1 2 を オンさせる、それによって ビット線 7 1 0、出力配線 7 1 7、負荷抵抗 7 1 4、アンプ 7 1 5 が接続される。 T F T 7 0 3 が オンしているが、 T F T 7 0 4 の ドレイン端子はどこにも接続されていないため、 電流は流れない。 電源 1 の電位が負荷抵抗 7 1 4、配線 7 1 7、列スイッチ 7 1 2、 データ線 7 1 0 に供給されるが、 電流が流れないのでメモリセル 7 1 9 の出力はハイになる。

[0061]

メモリセル720のデータを読み出す場合は、行デコーダ702を動作させ、ワード線708をアクティブとする、それによってTFT705、706はオンとなる。次に、列デコーダ701を動作させ、列スイッチ711をオンさせる、それによってビット線709、出力配線717、負荷抵抗714、アンプ715が接続される。TFT705がオンしているが、TFT705のドレイン端子はどこにも接続されていないため、電流は流れない。電源1の電位が負荷抵抗714、配線717、列スイッチ711、データ線709に供給されるが、電流が流れないのでメモリセル720の出力はハイになる。

[0062]

メモリセル721のデータを読み出す場合は、行デコーダ702を動作させ、ワード線708をアクティブとする、それによってTFT705、706はオンとなる。次に、列デコーダ701を動作させ、列スイッチ712をオンさせる、それによってビット線710、出力配線717、負荷抵抗714、アンプ715が接続される。TFT706がオンしているので、電流は電源1、負荷抵抗714、配線717、列スイッチ712、データ線710、TFT706、電源線713を介して電源2へ流れる。これによってメモリセル721の出力はロウになる。

このようにして、メモリに記憶されたデータを出力端子716に読み出すことができる

【実施例2】

[0063]

図8は図7のメモリセルのレイアウト図である。TFT703~706、データ線709、710、ワード線707、708電源線713から構成され、TFT703~706のソース電極はコンタクトホール802、803を介して電源線713に接続されている。TFT703のドレイン電極はコンタクトホール801を介してビット線709に接続され、TFT706のドレイン電極はコンタクトホール804を介してビット線710に接続されている。TFT704、705のドレイン電極はどこにも接続されていない。

[0064]



前述したように、コンタクトホール801、804の露光を電子ビーム露光することによって、その位置を変え、記憶するデータを変更することが可能である。例えば、コンタクトホール801の位置をTFT705のドレイン端子に移動することなどが露光プログラムの変更にて可能である。

また、記憶データのないように関係しないもの、図8ではコンタクトホール801、804以外の露光データのようなものは、ミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・アンド・スキャン露光などで露光が可能である。

【実施例3】

[0065]

剥離プロセスを用いて、フレキシブルなIDタグを構成する場合の例について図18を用いて説明する。IDタグはフレキシブル保護層1801、1803、および剥離プロセスを用いて形成されたIDチップ1802より構成される。本実施例において、アンテナ1804はIDチップ1802上ではなく、保護層1803上に形成され、IDチップ1802に電気的に接続されている。図18(A)では保護層1803上にのみ形成されているが、保護層1801上にもアンテナを形成しても良い。アンテナは銀、銅、またはそれらでメッキされた金属であることが望ましい。IDチップ1802とアンテナとの接続は異方性導電膜を用い、UV処理をおこない接続をおこなうが、接続方法はこれに限定されない。

[0066]

図 18 (B) は図 18 (A) の断面を示したものである。 ID チップ 1802 の厚さは 5μ m以下であり、望ましくは 0.1μ m~ 3μ mの厚さを有する。また保護層 1801、 1803 の厚さは、保護層 1801、 1803 の厚さは、保護層 1801、 1803 の厚さは、ときの厚さをは 1802 の 18020 の厚さは、とくに(18020 の厚さは 18020 の厚さは 18020 の厚さは 18020 の 1802

[0067]

保護層1801、1803は有機樹脂材料で形成され折り曲げに対して強い構造をもっている。剥離プロセスを用いたID チップ1802自体も単結晶半導体に比べて、折り曲げに対して強いため、保護層1801、1803と密着させることが可能である。このような保護層1801、1803で囲われたID チップをさらに他の個体物の表面または内部に配置しても良い。また、紙の中に埋め込んでも良い。

【実施例4】

[0068]

IDチップを曲面にはる場合、つまり、IDチップが弧を描いている方向と垂直にTFTを配置した例について図17を用いて説明する。図17のIDチップが含むTFTは、電流が流れる方向、すなわち、ドレイン電極〜ゲート電極〜ソース電極の位置は直線状にあり、応力の影響が少なくなるような配置となっている。このような配置をおこなうことによって、TFT特性の変動を抑えることができる。また、TFTを構成する結晶は電流の流れる方向にそろっており、これらをCWLCなどで形成することによって、S値を0.35V/dec以下、(好ましくは0.09〜0.25V/dec)、移動度を100cm2/Vs以上にすることができる。

このようなTFTを用いて19段リングオシレータを構成した場合において、電源電圧 $3\sim5$ Vにおいて、その発振周波数は1 MH以上、好ましくは100 MHz以上の特性を有する。電源電圧 $3\sim5$ Vにおいて、インバータ1 段あたりの遅延時間は26 ns、好ましくは0.26 ns以下を有する。

[0069]

また、応力に対して、TFTなどのアクティブ素子を破壊させないためには、TFTなどのアクティブ素子の活性領域(シリコンアイランド部分)の面積が全体の面積に占める割合は、5%~50%であることが望ましい。



TFTなどのアクティブ素子の存在しない領域には下地絶縁材料、層間絶縁材料および 配線材料が主として設けられている。TFTの活性領域以外の面積は全体の面積の60% 以上であることが望ましい。

アクティブ素子の活性領域の厚さは20nm~200nm、代表的には40~170nm、好ましくは45~55nm、145~155nmを有する。

【実施例5】

[0070]

本実施例では本発明を用いた回路に外付けのアンテナをつけた例について図10、図1 1を用いて説明する。

[0071]

図10(A)は回路の周りを一面のアンテナで覆ったものである。基板1000状にアンテナ1001を構成し、本発明を用いた回路1002を接続する。図面では回路1002の周りをアンテナ1001で覆う構成になっているが、全面をアンテナで覆い、その上に電極を構成した回路1002を貼り付けるような構造を取っても良い。

[0072]

図10(B)は細いアンテナを回路の周りを回るように配置したものである。基板1003状にアンテナ1004を構成し、本発明を用いた回路1005を接続する。なお、アンテナの配線は一例であってこれに限定するものではない。

[0073]

図10(C)は高周波数のアンテナである。基板1006状にアンテナ1007を構成し、本発明を用いた回路1008を接続する。

[0074]

図10(D)は180度無指向性(どの方向からでも同じく受信可能)なアンテナである。基板1009状にアンテナ1010を構成し、本発明を用いた回路1011を接続する。

[0075]

図10(E)は棒状に長く伸ばしたアンテナである。基板1012状にアンテナ101 0を構成し、本発明を用いた回路1014を接続する。

[0076]

本発明を用いた回路とこれらのアンテナへの接続は公知の方法で行うことができる。例えばアンテナと回路をワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した回路の一面を電極にしてアンテナに貼り付けるという方法を取ってもよい。この方式ではACF(anisotropic conductive film;異方性導電性フィルム)を用いて貼り付けることができる。

[0077]

アンテナに必要な長さは受信に用いる周波数によって適正な長さが異なる。一般には波長の整数分の1の長さにすると良いとされる。例えば周波数が2. 45 G H z の場合は約60 mm(1/2波長)、約30 mm(1/4波長)とすれば良い。

[0078]

[0079]

なお、本実施例に示した例はごく一例であり、アンテナの形状を限定するものではない。あらゆる形状のアンテナについて本発明は実施することが可能である。この実施例は実施形態および上記の実施例 1~4 のどのような組み合わせからなる構成を用いても実現することができる。

【実施例6】

[0800]

本実施例では、図19~21を参照して、TFTを含む薄膜集積回路装置の具体的な作出証特2005-3024236



製方法について説明する。ここでは、簡単のため、n型TFTとp型TFTを用いたCPU部(論理回路部)とメモリ部分の断面構造を示すことによって、その作製方法について説明する。

[0081]

まず、基板60上に、剥離層61を形成する(図19(A))。ここでは、ガラス基板(例えば、コーニング社製1737基板)上に、50nm(500Å)の膜厚のa-Si膜(非晶質シリコン膜)を減圧CVD法により形成した。なお、基板としては、ガラス基板の他にも、石英基板、アルミナなど絶縁物質で形成される基板、シリコンウエハ基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。

[0082]

また、剥離層としては、非晶質シリコンの他に、多結晶シリコン、単結晶シリコン、SAS(セミアモルファスシリコン(微結晶シリコン、マイクロクリスタルシリコンともいう。))等、シリコンを主成分とする膜を用いることが望ましいが、これらに限定されるものではない。剥離層は、減圧CVD法の他にも、プラズマCVD法、スパッタ法等によって形成しても良い。また、リンなどの不純物をドープした膜を用いてもよい。また、剥離層の膜厚は、50~60nmとするのが望ましい。SASに関しては、30~50nmとしてもよい。

[0083]

次に、剥離層 6 1上に、保護膜 5 5 (下地膜、下地絶縁膜と呼ぶこともある。)を形成する(図 1 9 (A))。ここでは、膜厚 1 0 0 n m の S i O N 膜 厚 5 0 n m の S i N O 膜 下 膜厚 1 0 0 n m の S i O N 膜 の 3 層構造としたが、材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の S i O N 膜に代えて、膜厚 0 . 5 ~ 3 μ m の シロキサン等の耐熱性樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、窒化珪素膜(S i N、S i 3 N 4 等)を用いてもよい。また、それぞれの膜厚は、0 . 0 5 ~ 3 μ m とするのが望ましく、その範囲から自由に選択することができる。

[0084]

ここで、酸化珪素膜は、 SiH_4/O_2 、TEOS(テトラエトキシシラン)/ O_2 等の混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の方法によって形成することができる。また、窒化珪素膜は、代表的には、 SiH_4/NH_3 の混合ガスを用い、プラズマCVDによって形成することができる。また、SiON膜又はSiNO膜は、代表的には、 SiH_4/N_2O の混合ガスを用い、プラズマCVDによって形成することができる。

[0085]

なお、剥離層61及び島状半導体膜57として、a-Si等の珪素を主成分とする材料を用いる場合には、それらに接する保護膜としては、密着性確保の点から、SiOxNyを用いてもよい。

[0086]


次に、保護膜55上に、薄膜集積回路装置のCPU(論理回路)やメモリを構成する薄膜トランジスタ(TFT)を形成する。なお、TFT以外にも、有機TFT、薄膜ダイオード等の薄膜能動素子を形成することもできる。

[0087]

TFTの作製方法として、まず、保護膜55上に、島状半導体膜57を形成する(図19(B))。島状半導体膜57は、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム(SiGe)等を主成分とする半導体膜を用いることができる。

[0088]

ここでは、70nmの膜厚のアモルファスシリコンを形成し、さらにその表面をニッケルを含む溶液で処理した。さらに、500~750 Cの熱結晶化工程によって結晶質シリコン半導体膜を得、レーザー結晶化を行って結晶性の改善を施した。また、成膜方法とし



[0089]

[0090]

また、パルス発振のレーザーを用いる場合、通常、数十Hz~数百Hzの周波数帯を用いるが、それよりも著しく高い $10\,MHz$ 以上の発振周波数を有するパルス発振レーザーを用いてもよい(この場合の結晶化をMHzLCという。)。パルス発振でレーザー光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec2~数百nsec2 ecと言われているため、上記高周波数帯を用いることで、半導体膜がレーザー光によって溶融してから固化するまでに、次のパルスのレーザー光を照射できる。よって、従来のパルス発振のレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が $10~30\,\mu$ m、走査方向に対して垂直な方向における幅が $1~5\mu$ m程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。

[0091]

なお、保護膜55の一部に耐熱性有機樹脂であるシロキサンを用いた場合には、上記結晶化の際に、半導体膜中から熱が漏れることを防止することができ、効率よく結晶化を行うことができる。


[0092]

上記の方法によって結晶性シリコン半導体膜を得る。なお、結晶は、ソース、チャネル、ドレイン方向にそろっていることが望ましい。また、結晶層の厚さは、 $20\sim200$ n m (代表的には $40\sim170$ n m、さらに好ましくは、 $50\sim150$ n m) となるようにするのがよい。その後、半導体膜上に酸化膜を介して、金属触媒をゲッタリングするためのアモルファスシリコン膜を成膜し、 $500\sim750$ Cの熱処理によってゲッタリング処理を行った。さらに、TFT素子としての閾値を制御するために、結晶性シリコン半導体膜に対し、 $10^{13}/c$ m²オーダーのドーズ量のホウ素イオンを注入した。その後、レジストをマスクとしてエッチングを行うことにより、島状半導体膜 57 を形成した。

[0093]

なお、結晶性半導体膜を形成するにあたっては、ジシラン(Si_2H_6)とフッ化ゲルマニウム(GeF_4)の原料ガスとして、LPCVD(減圧CVD)法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、 $Si_2H_6/GeF_4=20/0.9$ 、成膜温度は $400\sim500$ ℃、キャリアガスとしてHeVはArを用いたが、これに限定されるものではない。

[0094]



[0095]

次に、島状半導体膜57上にゲート絶縁膜58を形成する(図19(B))。ゲート絶縁膜はプラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の3層構造とするのがよい。

[0096]

次に、ゲート電極 5 6 を形成する(図 1 9 (C))。ここでは、S i とW(タングステン)をスパッタ法により積層形成した後に、レジスト 6 2 をマスクとしてエッチングを行うことにより、ゲート電極 5 6 を形成した。勿論、ゲート電極 5 6 の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、n 型不純物がドーピングされたS i とN i S i (= y +

[0097]

また、レジストマスクの代わりに、SiOx等のマスクを用いてもよい。この場合、SiOx、SiON等のマスク(ハードマスクと呼ばれる。)をパターニング形成工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極層を形成することができる。また、レジスト62を用いずに、液滴吐出法を用いて選択的にゲート電極56を形成しても良い。

[0098]

導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、 ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択 すればよい。

[0099]

なお、ゲート電極をエッチング形成する際のエッチングガスとしては、 CF_4 、 $C1_2$ 、 O_2 の混合ガスや $C1_2$ ガスを用いたが、これに限定されるものではない。

[0100]

次に、p型TFT70、72となる部分をレジスト63で覆い、ゲート電極をマスクとして、n型TFT69、71の島状半導体膜中に、n型を付与する不純物元素64(代表的にはP(リン)又はAs(砒素))を低濃度にドープする(第1のドーピング工程、図19(D))。第1のドーピング工程の条件は、ドーズ量: $1\times10^{13}\sim6\times10^{13}/c$ m²、加速電圧: $50\sim70$ keVとしたが、これに限定されるものではない。この第1のドーピング工程によって、ゲート絶縁膜58を介してスルードープがなされ、一対の低濃度不純物領域65が形成される。なお、第1のドーピング工程は、p型TFT領域をレジストで覆わずに、全面に行っても良い。

[0101]

次に、レジスト63をアッシング等により除去した後、n型TFT領域を覆うレジスト66を新たに形成し、ゲート電極をマスクとして、p型TFT70、72の島状半導体膜中に、p型を付与する不純物元素67(代表的にはB(ホウ素))を高濃度にドープする(第2のドーピング工程、図19(E))。第2のドーピング工程の条件は、ドーズ量: $1\times10^{16}\sim3\times10^{16}/c$ m²、加速電圧: $20\sim40$ k e Vとして行う。この第2のドーピング工程によって、ゲート絶縁膜58を介してスルードープがなされ、一対のp型の高濃度不純物領域68が形成される。



次に、レジスト66をアッシング等により除去した後、基板表面に、絶縁膜75を形成した(図20(F))。ここでは、膜厚100nmのSi〇2膜をプラズマCVD法によって形成した。その後、エッチバック法により、絶縁膜75、ゲート絶縁膜58をエッチング除去し、サイドウォール(側壁)76を自己整合的(セルフアライン)に形成した(図20(G))。エッチングガスとしては、CHF3とHeの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。

[0103]

なお、サイドウォール76の形成方法は上記に限定されるものではない。例えば、図21に示した方法を用いることができる。図21(A)は、絶縁膜75を二層又はそれ以上の積層構造とした例を示している。絶縁膜75としては、例えば、膜厚100nmのSiON(酸窒化珪素)膜と、膜厚200nmのLTO膜(Low Temperature Oxide、低温酸化膜)の2層構造とした。ここでは、SiON膜は、プラズマCVD法で形成し、LTO膜としは、SiO2膜を減圧CVD法で形成した。その後、エッチバックを行うことにより、L字状と円弧状からなるサイドウォール76が形成される。

[0104]

また、図21(B)は、エッチバック時に、ゲート絶縁膜58を残すようにエッチングを行った例を示している。この場合の絶縁膜75は、単層構造でも積層構造でも良い。

[0105]

上記サイドウォールは、後に高濃度のn型不純物をドーピングし、サイドウォール76の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものであるが、上述したサイドウォールのいずれの形成方法においても、形成したい低濃度不純物領域又はオフセット領域の幅によって、エッチバックの条件を適宜変更すればよい。


[0106]

次に、p型TFT領域を覆うレジスト77を新たに形成し、ゲート電極56及びサイドウォール76をマスクとして、n型を付与する不純物元素78(代表的にはP又はAs)を高濃度にドープする(第3のドーピング工程、図20(H))。第3のドーピング工程の条件は、ドーズ量: $1\times10^{13}\sim5\times10^{15}/c$ m²、加速電圧: $60\sim100$ keV として行う。この第3のドーピング工程によって、ゲート絶縁膜58を介してスルードープがなされ、一対のn型の高濃度不純物領域79が形成される。

[0107]

[0108]

次に、TFT上に、層間膜53を形成する(図20(I))。層間膜53としては、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、



[0109]

さらに、層間膜53上に、保護膜54を形成しても良い。保護膜54としては、DLC (ダイヤモンドライクカーボン)或いは窒化炭素 (CN)等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマCVD法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂を用いてもよい。

[0110]

なお、層間膜53又は保護膜54と、後に形成される配線を構成する導電材料等との熱 膨張率の差から生じる応力によって、これらの膜の膜剥がれや割れが生じるのを防ぐため に、層間膜53又は保護膜54中にフィラーを混入させておいても良い。

[0111]

次に、レジストを形成した後、エッチングによりコンタクトホールを開孔し、TFT同士を接続する配線 51 及び外部アンテナと接続するための接続配線 21 を形成する(図 20(I))。コンタクトホール開孔時のエッチングに用いられるガスは、 CHF_3 とHe の混合ガスを用いたが、これに限定されるものではない。また、配線 51 と接続配線 21 は同一材料を用いて同時に形成しても良いし、別々に形成しても良い。ここでは、TFT と接続される配線 51 は、 $Ti\TiN\Al-Si\Ti\TiN$ の 5 層構造とし、スパッタ法によって形成した後、パターニング形成した。

[0112]

なお、A1層において、Siを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Siの代わりに、0.5%程度のCuを混入させても良い。また、TiやTiNでA1-Si 層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、SiON等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。

[0113]

なお、本実施例では、CPU73、メモリ74等を構成するTFT領域とアンテナと接続する端子部80のみを一体形成する場合について示したが、TFT領域とアンテナとを一体形成する場合にも、本実施例を適用できる。この場合には、層間膜53又は保護膜54上にアンテナを形成し、さらに、別の保護膜で覆うと良い。アンテナの導電材料としては、Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co若しくはTi、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。また、配線とアンテナで材料が異なっていても良い。なお、配線及びアンテナは、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするのが望ましい。

[0114]

また、形成方法としては、スパッタ法によって全面成膜した後、レジストマスクを用いてパターニングを行ってもよいし、液滴吐出法によってノズルから選択的に形成しても良い。なお、ここでいう液滴吐出法には、インクジェット法のみならず、オフセット印刷法やスクリーン印刷等も含まれる。配線とアンテナは、同時に形成しても良いし、一方を先に形成した後に、他方が乗り上げるように形成しても良い。

[0115]

以上の工程を経て、TFTからなる薄膜集積回路装置が完成する。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造(逆スタガ構造)としてもよい。なお、TFTのような薄膜能動素子部(アクティブエレメント)の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料、配線材料が主として設けられているが、該領域は、薄膜集積



回路装置全体の50%以上、好ましくは $70\sim95\%$ を占めていることが望ましい。これにより、IDチップを曲げやすくし、IDラベル等の完成品の取り扱いが容易となる。この場合、TFT部を含むアクティブエレメントの島状半導体領域(アイランド)は、薄膜集積回路装置全体の $1\sim30\%$ 、好ましくは、 $5\sim15\%$ を占めているのがよい。

[0116]

また、図20 (I) に示すように、薄膜集積回路装置におけるTFTの半導体層から下部の保護層までの距離(tunder)と、半導体層から上部の層間膜(保護層が形成されている場合には該保護層)までの距離(tover)が、等しく又は概略等しくなるように、上下の保護層又は層間膜の厚さを調整するのが望ましい。このようにして、半導体層を薄膜集積回路装置の中央に配置せしめることで、半導体層への応力を緩和することができ、クラックの発生を防止することができる。

【実施例7】

[0117]

本実施例では本発明の半導体装置は、ICカード、ICタグ、RFID、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類に用いることができる。ここでは、ICカード、IDタグおよびIDチップなどの例について図16を用いて説明する。

[0118]

図16 (A) はICカードであり、個人の識別用のほかに内蔵された回路のメモリが書き換え可能であることを利用して現金を使わずに代金の決済が可能なクレジットカード、あるいは電子マネーといったような使い方もできる。ICカード1600の中に本発明を用いた回路部1601を組み込んでいる。

[0119]

図16(B)はIDタグであり、個人の識別用のほかに、小型化可能であることから特定の場所での入場管理などに用いることができる。IDタグ1610の中に本発明を用いた回路部1611を組み込んでいる。

[0120]

図16(C)はスーパーマーケットなどの小売店で商品を扱う際の商品管理を行うための ID チップ 1 6 2 2 を商品に貼付した例である。本発明は ID チップ 1 6 2 2 内の回路に適用される。このように ID チップを用いることにより、在庫管理が容易になるだけではなく、万引きなどの被害を防ぐことも可能である。図面では ID チップ 1 6 2 2 が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜 1 6 2 1 を用いているが、ID チップ 1 6 2 2 を接着剤を用いて直接貼付するような構造を取っていてもよい。また、商品に貼付する構造上、実施例 2 で挙げたフレキシブル基板を用いて作製すると好ましい。

[0121]

図16 (D) は商品製造時に識別用のIDチップを組み込んだ例である。図面では例としてディスプレイの筐体1630にIDチップ1631を組み込まれている。本発明はIDチップ1631内の回路に適用される。このような構造を取ることにより製造メーカーの識別、商品の流通管理などを容易に行うことができる。なお、図面ではディスプレイの筐体を例として取り上げているが、本発明はこれに限定されることはなく、さまざまな電子機器、物品に対して適用することが可能である。

[0122]

図16(E)は物品搬送用の荷札である。図面では荷札1640内にIDチップ1641が組み込まれている。本発明はIDチップ1641内の回路に適用される。このような構造を取ることにより搬送先の選別や商品の流通管理などを容易に行うことができる。なお、図面では物品を縛るひも状のものにくくりつけるような構造を取っているが、本発明はこれに限定されることはなく、シール材のようなものを用いて物品に直接貼付するような構造を取ってもよい。

[0123]

図16 (F) は本1650にIDチップ1652が組み込まれたものである。本発明は



IDチップ1652内の回路に適用される。このような構造を取ることにより書店における流通管理や図書館などでの貸し出し処理などを容易に行うことができる。図面ではIDチップ1652が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜1651を用いているが、IDチップ1652を接着剤を用いて直接貼付するような構造を取る、または本1650の表紙に埋め込む構造を取っていてもよい。

[0124]

図16 (G) は紙幣1660にIDチップ1661が組み込まれたものである。本発明はIDチップ1661内の回路に適用される。このような構造を取ることにより偽札の流通を阻止することが容易に行える。なお、紙幣の性質上ID1661チップが剥がれ落ちるのを防ぐために紙幣1660に埋め込むような構造を取るとより好ましい。本発明は紙幣に限らず、有価証券、パスポートなど紙を材質にしたものに適用可能である。

[0125]

図16(H)は靴1670にIDチップ1672が組み込まれたものである。本発明はRFIDチップ1672内の回路に適用される。このような構造を取ることにより製造メーカーの識別、商品の流通管理などを容易に行うことができる。図面ではIDチップ1672が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜1671を用いているが、IDチップ1672を接着剤を用いて直接貼付するような構造を取る、または靴1670に埋め込む構造を取っていてもよい。本発明は靴に限らず、バッグ、衣類など身に付けるものに適用可能である。

[0126]

セキュリティ確保を目的として、多様な物品へIDチップを実装する場合を説明する。 セキュリティ確保とは、盗難防止又は偽造防止の面から捉えることができる。

[0127]

盗難防止の例として、バッグにIDチップを実装する場合を説明する。図22に示すように、バッグ2201にIDチップ2202を実装する。例えば、バッグ2201の底又は側面の一部等にIDチップ2202を実装することができる。IDチップ2202は非常に薄型で小さいため、バッグ2201のデザイン性を低下させずに実装することができる。加えてIDチップ2202は透光性を有し、盗難者はID2202チップが実装されているかを判断しにくい。そのため、盗難者によってIDチップ2202が取り外される恐れがない。

[0128]

[0129]

また盗難された物品以外にも忘れ物や落とし物を、GPSを用いて現在位置に関する情報を得ることができる。

[0130]

またバッグ以外にも、自動車、自転車等の乗物、時計やアクセサリーにIDチップを実装することができる。

[0131]

次に偽造防止の例として、パスポートや免許証等にIDチップを実装する場合を説明する。

[0132]

図23(A)に、IDチップを実装したパスポート2301を示す。図23(A)ではIDチップ2302がパスポート2301の表紙に実装されているが、その他のページに実装してもよく、IDチップ2302は透光性を有するため表面に実装してもよい。またIDチップ2302を表紙等の材料で挟み込むようにし、表紙の内部に実装することも可能である。



[0133]

図23(B)には、IDチップを実装した免許証2303を示す。図23(B)では、 IDチップ2304が免許証2303の内部に実装されている。またIDチップ2304 は透光性を有するため、免許証2303の印刷面上に設けても構わない。例えば。IDチ ップ2304は免許証2303の印字面上に実装し、ラミネートで覆うことができる。ま たIDチップ2304を免許証2303の材料で挟み込むようにし、内部に実装すること も可能である。

[0134]

以上のような物品にIDチップを実装することにより、偽造を防止することができる。 また上述したバッグにIDチップを実装し、偽造を防止することもできる。加えて非常に 薄型で小さいIDチップを用いるため、パスポートや免許証等のデザイン性を損ねること がない。さらにIDチップは透光性を有するため、表面に実装しても構わない。

[0135]

またIDチップにより、パスポートや免許証等の管理を簡便に行うことができる。さら にパスポートや免許証等に直接情報を記入することなく、IDチップに保存することがで きるため、プライバシーを守ることができる。

[0136]

安全管理を行うため、食料品等の商品へIDFチップを実装する場合を図24を用いて 説明する。

IDチップ2403を実装したラベル2402と、当該ラベル2402が貼られた肉の パック2401を示す。IDチップ2403はラベル2402の表面に実装していてもよ いし、ラベル2402内部に実装してもよい。また野菜等の生鮮食品の場合、生鮮食品を 覆うラップにIDチップを実装してもよい。

$[0\ 1\ 3\ 7]$

IDチップ2403には、商品の生産地、生産者、加工年月日、賞味期限等の商品に関 する基本事項、更には商品を用いた調理例等の応用事項を記録することができる。このよ うな基本事項は、書き換える必要がないためMROM等の書き換え不能なメモリを用いて 記録するとよい。またこのような応用事項は、EEROM等の書き換え、消去可能なメモ リを用いて記録するとよい。

[0138]

また食料品の安全管理を行うためには、加工前の動植物の状態を知り得ることが重要で ある。そのため、動植物内にIDチップを埋め込み、リーダ装置によって動植物に関する 情報を取得するとよい。動植物に関する情報とは、飼育地、飼料、飼育者、伝染病の感染 の有無等である。

$[0\ 1\ 3\ 9\]$

またIDチップに、商品の値段が記録されていれば、従来のバーコードを用いる方式よ りも、簡便、短時間に商品の精算を行うことが可能となる。すなわち、IDチップが実装 された複数の商品を一挙に精算することができる。但し、このように複数のIDチップを 読み取る場合、アンチコリジョン機能をリーダ装置に搭載する必要がある。

[0140]

さらにIDチップの通信距離によっては、レジスターと商品との距離が遠くても、商品 の精算を可能とすることができる。またIDチップは万引き防止にも役立つ。

$[0\ 1\ 4\ 1]$

さらにIDチップは、バーコード、磁気テープ等のその他の情報媒体と併用することも できる。例えば、IDチップには書き換え不要な基本事項を記録し、バーコードには更新 すべき情報、例えば値引き価格や特価情報を記録するとよい。バーコードはIDチップと 異なり、情報の修正を簡便に行うことができるからである。

[0142]

このようにIDチップを実装することにより、消費者へ提供できる情報を増大させるこ とができるため、消費者は安心して商品を購入することができる。



[0143]

物流管理を行うため、ビール瓶等の商品へIDチップを実装する場合を説明する。図25(A)に示すように、ビール瓶にIDチップ2502を実装する。例えば、ラベル2501を用いてIDチップ2502を実装することができる。

[0144]

IDチップには、製造日、製造場所、使用材料等の基本事項を記録する。このような基本事項は、書き換える必要がないためMROM等の書き換え不能なメモリを用いて記録するとよい。加えてIDチップには、各ビール瓶の配送先、配送日時等の個別事項を記録する。例えば、図25(B)に示すように、各ビール瓶2503がベルトコンベア2506により流れ、ライタ装置2505を通過するときに、ラベル2504に内蔵されたIDチップ2507に各配送先、配送日時を記録することができる。このような個別事項は、EEROM等の書き換え、消去可能なメモリを用いて記録するとよい。

[0145]

また配達先から購入された商品情報がネットワークを通じて物流管理センターへ送信されると、この商品情報に基づき、ライタ装置又は当該ライタ装置を制御するパーソナルコンピュータ等が配送先や配送日時を算出し、IDチップへ記録するようなシステムを構築するとよい。

[0146]

また配達はケース毎に行われるため、ケース毎、又は複数のケース毎にIDチップを実装し、個別事項を記録することもできる。

[0147]

このような複数の配達先が記録されうる飲料品は、IDチップを実装することにより、 手作業で行う入力にかかる時間を削減でき、それに起因した入力ミスを低減することがで きる。加えて物流管理の分野において最もコストのかかる人件費用を削減することができ る。従って、IDチップを実装したことにより、ミスの少ない、低コストな物流管理を行 うことができる。

[0148]

さらに配達先において、ビールに合う食料品や、ビールを使った料理法等の応用事項を記録してもよい。その結果、食料品等の宣伝を兼ねることができ、消費者の購買意欲を高めることができる。このような応用事項は、EEROM等の書き換え、消去可能なメモリを用いて記録するとよい。このようにIDチップを実装することにより、消費者へ提供できる情報を増大させることができるため、消費者は安心して商品を購入することができる

[0149]

製造管理を行うため、IDチップを実装した製造品と、当該IDチップの情報に基づき制御される製造装置(製造ロボット)について説明する。

[0150]

現在、オリジナル商品を生産する場面が多くみられ、このような場合、生産ラインでは 当該商品のオリジナル情報に基づくように生産する。例えば、ドアの塗装色を自由に選択 することができる自動車の生産ラインにおいては、自動車の一部にIDFチップを実装し 、当該IDチップからの情報に基づき、塗装装置を制御する。そしてオリジナルな自動車 を生産することができる。

IDチップを実装する結果、事前に生産ラインに投入される自動車の順序や同色を有する数を調整する必要がない。強いては、自動車の順序や数それに合わせるように塗装装置を制御するプログラムを設定しなくてすむ。すなわち製造装置は、自動車に実装されたIDチップの情報に基づき、個別に動作することができる。

[0151]

このようにIDチップは様々な場所で使用することができる。そしてIDチップに記録された情報により、製造に関する固有情報を得ることができ、当該情報に基づき製造装置を制御することができる。



[0152]

次に、本発明の I D チップを用いた I C カードを、電子マネーとして利用する形態について説明する。図 26に、I C カード 2601を用いて、決済をおこなっている様子を示す。I C カード 2601は、本発明の I D チップ 2602を有している。I C カード 2601の利用の際には、レジスター 2603、リーダ/ライタ 2604を用いる。I D チップ 2602には、I C カード 2601に入金されている金額の情報が保持されており、リーダ/ライタ 2604は該金額の情報を非接触で読み取り、レジスター 2603に送信することができる。レジスター 2603では、I C カード 2601に入金されている金額が、決済する金額以上であることを確認し、決済を行なう。そしてリーダ/ライタ 2604に決済後の残額の情報を送信する。リーダ/ライタ 2604は該残額の情報を、I C カード 2601の I D チップ 2602 に書き込むことができる。

[0153]

なおリーダ/ライタ2604に、暗証番号などを入力することができるキー2605を付加し、第三者によってICカード2601を用いた決済が無断で行なわれるのを制限できるようにしても良い。

なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。

[0154]

以上の様に、本発明の適用範囲は極めて広く、あらゆる物品の固体認識用のチップとして適用することが可能である。また、本実施例は実施形態、実施例1~6のどのような組み合わせからなる構成を用いても実現することができる。


【図面の簡単な説明】

[0155]


- 【図1】本発明の半導体装置の製造方法のフローを示す図。
- 【図2】従来の半導体装置の構成を示すブロック図。
- 【図3】従来の半導体装置の構成を示すブロック図。
- 【図4】RFタグシステムの概要を示す図。
- 【図5】ミラープロジェクション露光装置の構成を示す図。
- 【図6】ステップ・アンド・スキャン露光装置の構成を示す図。
- 【図7】マスクROMの回路構成を示す図。
- 【図8】マスクROMのレイアウト構成を示す図。
- 【図9】本発明の半導体装置の製造方法のフローを示す図。
- 【図10】本発明のアンテナの実施例を示す図。
- 【図11】本発明のアンテナの実施例を示す図。
- 【図12】メモリ回路に記憶されるデータの例を示す図。
- 【図13】本発明の工程断面図。
- 【図14】本発明の工程断面図。
- 【図15】本発明の工程断面図。
- 【図16】本発明の応用例を示す図。
- 【図17】本発明におけるTFTの配置を示す図。
- 【図18】本発明の半導体装置と保護層を組み合わせた図。
- 【図19】本発明の工程断面図。
- 【図20】本発明の工程断面図。
- 【図21】本発明の工程断面図。
- 【図22】本発明を用いたバッグを示す図。
- 【図23】本発明を用いた証明書を示す図。
- 【図24】本発明を用いた食料品管理を説明する図。
- 【図25】本発明を用いた物流管理を説明する図。
- 【図26】本発明を用いたICカード決済を説明する図。




【書類名】図面【図1】




















質問器403


バッグ404



【図5】












【図7】















1014 回路

1013 アンテナ

1012 基板






1100:上部基板 1101:アンテナ配線




【図12】






【図13】






【図14】






【図15】












【図17】














【図19】


(A) 剥離層\保護膜形成




(B) 島状半導体膜へゲート絶縁膜形成














【図20】



(G) エッチバック (サイドウォール形成)




(H) n型不純物へt・-ト・-プ N型を付与する N型高濃度不純物領域906






【図21】


(A)









【図22】






【図23】









【図24】




【図25】











【要約】

【課題】IDチップに用いる半導体装置の製造方法において、スループットの高いデータ書き込み方法を提供することを課題とする。

【解決手段】本発明は、絶縁基板上に変調回路と、復調回路と、論理回路と、メモリ回路と、アンテナ回路とを有する半導体装置の製造方法であり、前記メモリ回路は不揮発性メモリ回路であり、不揮発性メモリのデータは製造時に書き込まれ、データ部分の素子形成は電子ビーム露光を用いて行い、他の部分の露光はミラープロジェクション露光、ステップ・アンド・リピート露光、またはステップ・アンド・スキャン露光を使用することを特徴とする。

【選択図】図1



特願2004-045480

出願人履歴情報

識別番号

[000153878]

1. 変更年月日 [変更理由]

E 更埋田」 住 所 氏 名 1990年 8月17日

新規登録

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所